오픈소스 명령어 세트 아키텍처(ISA)인 RISC-V가 저가형 마이크로컨트롤러(MCU)부터 슈퍼컴퓨터까지 모든 컴퓨팅 영역을 장악할 것이라는 장밋빛 전망이 많지만, 실제로는 임베디드 시스템, 특히 저가형 단일 용도 MCU 시장에서 설계적 결함으로 인해 기존 경쟁자보다 성능이 떨어진다는 비판이 나왔습니다. 한 전문가는 RISC-V가 결국 저가형 MCU 시장을 차지하겠지만, 이는 ISA의 우수성 때문이 아니라 기존 8051과 같은 구형 아키텍처보다 나은 '낮은 기준'을 충족하기 때문이라고 지적했습니다.
이 비판의 핵심은 RISC-V의 인터럽트(interrupt) 처리 방식에 있습니다. 저가형 MCU는 주로 하드웨어 블록 제어에 사용되며, 이때 중요한 것은 낮은 인터럽트 지연 시간과 작은 코드 크기입니다. 하지만 RISC-V는 인터럽트 처리를 위해 필요한 레지스터(register) 저장 과정에서 최소 44사이클(cycle)이 소요됩니다. 이는 경쟁 제품인 ARM Cortex-M0의 27사이클보다 훨씬 느린 수치입니다. 또한, RISC-V의 기본 ISA(Instruction Set Architecture)는 인터럽트 처리에 필수적인 기능을 직접 제공하지 않아, 벤더들이 비표준 확장 기능을 추가해야 하는 문제가 발생하며, 이는 RISC-V 생태계의 파편화를 심화시킬 수 있습니다.
이러한 RISC-V의 약점은 '모든 것을 위한 아키텍처'라는 포괄적인 목표가 오히려 특정 분야에서는 최적화되지 못하는 결과를 낳았음을 보여줍니다. 저가형 임베디드 시장은 비용과 전력 효율, 그리고 빠른 응답성이 핵심인데, RISC-V의 현재 설계는 이러한 요구사항을 완벽하게 충족하지 못하고 있습니다. 이는 RISC-V가 광범위한 채택을 목표로 하지만, 각 분야의 특수성을 간과할 경우 오히려 경쟁력을 잃을 수 있음을 시사합니다. 따라서 RISC-V가 진정으로 시장을 주도하려면, 특정 사용 사례에 대한 깊이 있는 최적화와 표준화된 개선 노력이 더욱 필요할 것으로 보입니다.